数字集成电路设计-3-除法器的verilog简单实现（续）

• zlambert0205 发布于
• 964 收藏

引言1，改成clk方式。2，添加clk,50MHz。3, 添加rst，同步复位。4，添加calc_done,指示计算完成，高有效。3.1 模块代码/* * module:div_rill * file name:div_rill.v * syn:yes * author:network * modify:rill * date:2012-09-10 */ module div_rill ( in...