这个人很懒,暂无签名信息
论文导读: 摘要:针对高速DDR总线中的信号完整性问题,本文在分析现有的端接方式后,提出了一种新的VTT端接方式。在分析和设计的过程中,使用了Cadence仿真软件。然后根据仿真结果对相关参数进行了优化。最后,对仿真所得到的数据进行了实际测试验证,并且根据以上结果总结了设计规则。 关键词:DDR VTT SSTL 对于DDR2和DDR3的电源设计,DDR SDRAM系统通常要求有三个...
1.Morgan Stanley(摩根斯坦利)笔试加电面试题大全 1.1 Morgan Stanley(摩根斯坦利)笔试加电面试题大全 点击打开链接 1.2 Morgan Stanley IT面经 实习 点击打开链接1.3 Morgan Stanley AC面试点击打开链接1.4全英文面试,我属于跳槽。java developer职位。面试时间(1h左右...