0

8位 16位 32位等几种DDR3或LPDDR3的PCB设计总结

• Solo_M 发布于
• 1595 收藏

         以前因为工作需要使用全志A10和A31S设计了PCB，综合对比发现全志的设计约束 有如下特点： 1.DQS查分对和时钟差分对的约束一般为±800mil到±1000mil； 2.地址或控制线和时钟差分对的约束一般为±500mil到±600mil； 3.数据线组内约束都差不多为±50mil。          从网上下载了瑞芯微的不同IC约束进行分析，综合对比发现其比全志的约束要严 ...

0

F28335 ADC多通道连续采样 代码+注释

• Solo_M 发布于
• 1629 收藏

 程序功能： 1 CONV00  CONV01 CONV02  三个通道采样 2 连续采样 和单通道只是配置和数据提取不同  #include DSP2833x_Device.h // DSP2833x Headerfile Include File #include DSP2833x_Examples.h // DSP2833x Examples Include File...