0

《信号完整性分析和印制电路板》PDF下载

• dfl448866 发布于
• 1262 收藏

信号完整性分析和印制电路板笔记读书当电流向纸外方向流动时，导线周围的磁场线如图1所示。磁场线的方向可以由右手定则来确定。把右手的拇指指向电流流动的方向，磁场线环绕的方向与其余手指的环绕方向一致。 现在考虑图2，图中有两个导体，其中一个导体的电流流出纸外，另一个导体的电流流入纸内。如果流过这两根导线的分别是信号电流和它的回流电流，那么这两个电流是大小相等而方向相反的，所以它们的磁场也是大小相等而方向...

0

FPGA时钟设置处理方法

• dfl448866 发布于
• 1759 收藏

FPGA时钟设置处理方法 always @ (posedge clk) clk会被设置成时钟线，优先设置（在FPGA内部有时钟的专属通道） 所以，在FPGA中时钟线不宜过多，否者会造成资源浪费。 解决方法： 如果有两个时钟要使用，一个是50M，另一个是100M。那么采用以下编程方式 always @ (posedge clk_100M or negedge rst)   begin     if(...

0

uclinux-2008R1.5-RC3(bf561)到VDSP5的移植(47)：per_cpu的奇

• dfl448866 发布于
• 1204 收藏

  快乐虾 http://blog.csdn.net/lights_joy/ lights@hb165.com   本文适用于 ADI bf561 DSP 优视BF561EVB开发板 uclinux-2008r1.5-rc3(smp patch) Visual DSP++ 5.0(update 5)   欢迎转载，但请保留作者信息   有一个错误： ../.....