0

SRIO调试（C6678->SRIO和Virtex6->FPGA）

• u010395242 发布于
• 1450 收藏

C6678->SRIO和Virtex6->FPGA   设计的板子到了SRIO调试阶段了，在板子上，一片V6和两片6678通过4XSRIO互联，中间没有Switch，总算搞定了相互之间的通信。   首先，感谢Ti论坛提供的SRIO程序范例，但是其硬件平台是EVM板，更多的只能用于loopback测试，但是可以在其基础上修改。 1.初始化DSP的SRIO，主要是对SerDes进行配置，然后是...

0

Python处理脑电数据：PCA数据降维

• u010395242 发布于
• 1756 收藏

pca.py #!-coding:UTF-8- from numpy import * import numpy as np def loadDataSet(fileName, delim=' '): fr = open(fileName) stringArr = [line.strip().split(delim) for line in fr.readlines()] ...