Verilog自顶向下设计24进制和60进制计数器（FPGA）

• w453509596 发布于
• 1424 收藏

提供Verilog自顶向下设计24进制和60进制计数器（1Hz，频率可调）并用数码管动态显示的代码，且两个程序皆在Basys2开发板上验证通过。程序思路：首先将程序分为4部分：分频程序、计数程序、数码管动态显示程序、顶部程序。合理安排输入与输出接口。注意顶部程序中的连接变量必须设置为wire型。24进制计数器代码下载地址：点击打开链接60进制计数器代码下载地址：点击打开链接觉得有用就赞一个~欢迎大...